申威221
• 基于第三代“申威64”核心(增强版)研制的2核心通用处理器,采用28nm代工工艺,工作频率设计目标为2GHz;
• 2个核心共享片上三级共享Cache,并且三级Cache容量达到8MB;
• 计算性能:主频2GHz时的双精度浮点性能可高达64GFlops;
• 访存性能:集成单路64位DDR3存储控制器,传输率最高达2133MBps,支持ECC校验;最大可支持内存容量高达32GB;
• I/O性能:单路PCI-E3.0×8接口,双向聚合有效带宽提高到16Gbps。
产品手册
       申威221处理器是基于第三代“申威64”核心(增强版)的国产高性能多核处理器,主要面向高密度计算型嵌入式应用需求。
       申威221采用对称多核结构和SoC技术,单芯片集成了2个64位RISC结构的申威处理器核心,目标设计主频为2GHz。芯片还集成单路DDR3存储控制器和单路PCI-E3.0标准I/O接口。






参数 性能指标
核心数量   2个通用64位核心
核心频率   设计频率2.0GHz。
峰值运算速度   浮点:每秒640亿次双精度浮点结果@2.0GHz;
  整数:每秒360亿次整数结果2.0GHz。
工艺特征   28nm
电压参数   内核电源:0.95V±5%;
  I/O电源:1.5V±10%,1.8V±10%。
Cache容量   每个核心包含两级Cache,Cache行长度为128字节;
  一级Cache:指令与数据分离,容量分别为32KB,均采用4路组相联结构;
  二级Cache:指令与数据混合,容量为512KB,采用8路组相联结构;
  2个核心共享三级Cache,容量为8MB,采用32路组相联结构。
存储空间   支持64位虚地址空间,实际实现43位虚地址;
  支持40位物理地址。
存储器接口   单路64位DDR3存储器接口,支持纠单错、检双错的ECC校验,最大传输率为1866MBps;
  支持的存储器容量为2、4、8、16GB或32GB;
  支持连接×8和×16位结构的DDR3 SDRAM芯片,也支持连接单Rank、双Rank或四Rank的DDR3 UDIMM   或RDIMM存储器条。
I/O接口   单路PCI-E 3.0 ×8接口,单链路有效带宽8Gbps;
  维护接口支持兼容JTAG标准的芯片调试与维护;  
封装特性   采用FC-BGA封装,引脚数为528;
  封装尺寸为:27mm×27mm。
功耗   热设计功耗:20W@2.0GHz;18W@1.8GHz;
  典型运行功耗:15W@2.0GHz;13W@1.8GHz。